三星電子計劃最早在 2026 年下半年推出采用混合鍵合技術的 3D 封裝 2nm 移動端處理器，該技術可提高芯片間的電信號傳輸性能和 IO 通道數量。目前，這一項目正處於開發階段，由三星的代工和先進封裝部門共同推進，目標是將每個 IO 端子之間的間距降至 2 微米。未來，該技術有望應用於其他邏輯半導體領域。
